Honjer的博客

文档介绍包括FPGA Verilog程序设计中四种必然涉及到的设计思想，乒乓球操作、串并转换、流水线操作和数据接口的同步方法。

整理关于Verilog中的一些基本语法介绍，算法嵌入时用到的建模关键技术分析，包括以下方面： 有关C、Veilog HDL、VHDL，软核、固核、硬核，模块设计流程，门级结构，基本逻辑运算，控制逻辑，同步和异步，总线和时钟。有限状态机，综合的一般原则有关Verilog 中的一些语法，运算符，Wire、reg、tri、memory型，assign和always语句，阻塞赋值和非阻塞赋值，Verilog中使用的一些关键字，

关于Verilog代码中命名的六大黄金规则，包括：系统级信号的命名、低电平有效的信号、经过锁存器锁存后的信号、模块的命名、模块之间的接口信号的命名、模块内部信号

在很多地方都能看到，verilog中if与case语句必须完整，即if要加上else,case后要加上default语句，以防止锁存器的发生，接下来就来说说其中原因。

想着在此基础上通过 VGA显示器显示一张图片， 利用 FPGA 内部 ROM 存储图片数据，然后通过控制读取数据地址将图片数据传给 VGA驱动模块，从而将每个图片数据显示在对应的像素点上。

利用串口将图片数据传给 SRAM，传完后在从 SRAM 中读取图片数据进行显示。设计包括 SRAM 控制程序、TFT控制程序、串口发送接收和写入。SRAM（静态随机访问存储器）是一种半导体存储器。“静态”一词表明只要有电源供电，数据就会保存，而不会“动态”改变。