- 博客(2)
- 收藏
- 关注
RSS订阅原创 Error:NgdBuild:604解决方法
摘要：在使用ISE对Verilog程序进行编译时，我们偶尔会在translate阶段碰到以下错误：NgdBuild:604 - logical block ‘BLOCK_NAME’ with type ‘XXX’ could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file,or the misspelling of a type name. Symbol ‘XXX’ is not sup
2020-05-21 21:57:24
4982
3
原创 基于FPGA的DDS算法实现（可调幅值，附ISE联合Modelsim仿真结果）
基于FPGA的DDS算法实现（附ISE联合Modelsim仿真结果）声明：这篇博客是在充分参考前人成果的基础上写成的，如有侵权，请联系我作进一步处理。此外，这是我第一次写博客，描述不准确之处敬请指出。如有疑问，可在下方留言。祝好。1.DDS原理介绍随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生了，即直接数字频率合成DDS(Direct Digita...
2020-03-17 20:57:06
4876
6
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人