11 ZYZ_DIDO

尚未进行身份认证

暂无相关描述

等级
TA的排名 5w+

UVM启动shell脚本:example

文件内容如下:if[-z"需要检测的环境变量"];thenecho"Uneedtoset..."exit1elseset-xexportPROJECT_HOME=“工程目录”rm-rf"每次启动仿真生成的一些临时文件"gcc-m64-fPIC-shared-Bsymbolic-oC_dpi.s...

2019-03-01 16:06:08

systemverilog $cast

转载自:https://www.verificationguide.com/p/systemverilog-casting.html SystemVerilogCasting casting Dynamiccastscanbeusedtosafelycastasuper-classpointer(orreference)intoapointer(or...

2019-02-18 17:33:56

gvim 环境设置

配置文件:.gvimrc内容如下:#start----------------------------------------------------------------------------------------------------------source~/perl_format.rcsource~/sv_format.rcsettitle“openmouse”...

2019-01-10 15:45:14

C/C++之回调函数

本文转自:http://www.cnblogs.com/chenyuming507950417/archive/2012/01/02/2310114.html#undefined是我所看到的讲C++callback函数最浅显易懂的,一做记录,也做好文章要分享。今天讨论下C/C++中的回调函数。     在理解“回调函数”之前,首先讨论下函数指针的概念。

2018-01-10 11:33:18

高级验证方法学()-Mentor-笔记

1、事物级组件间一般用fifo作为通信通道2、sv中,参数或局部参数优先于宏,这样可以减少编译的次数3、验证方案从设计规范来,验证方案有一个问题清单,列举所有验证过程需要回答的问题,和说明如何被回答的机制的描述。此外还有一个checklist,列举所有需要回答的问题,它也是测试平台的功能规范4、systemC不适合构建低层次验证平台5、激励生成方式:随机、定向、定向

2017-12-13 10:28:59

systemverilog的数据隐藏特性

分为以下几种,涉及关键字分别为:local,protected,constlocal:只允许类本身访问;protected:允许类本身和它的扩展类访问;const:分为两种:全局性、instance性的其中,全局性const:在声明时即赋值,之后不可修改;instace性const:只使用const进行声明,赋值发生在new()中下面举例介绍下几种情况:class

2017-11-22 15:09:49

systemverilog 参数化类及与静态的关系

以两个例子说明参数化的类及声明静态变量时的情况:eg:programparam_stack;classstack#(typeT=int); intm_cnt; staticintcounter=2;  functionnew;  m_cnt=counter++; endfunction:new  endclass

2017-11-22 10:22:22

“make: `run' is up to date”原因及解决办法

makefile时,目录中存在和target名称相同的同名文件时的报错信息和解决办法

2017-08-17 15:46:12

SystemVerilog Coding Guidelines: Package import versus `include

systemverilog中package和`include的区别

2017-08-02 10:56:46

ASIC仿真验证随笔

一、基础知识1、复位信号和clk信号的搭配:以一个简单同步低有效复位D触发器为例,intialbeginclk=0;rst=0;#5rst=1;enalways#1clk=~clk;以上述初始化方式来看,在开始阶段,clk为低,没有上升沿跳变,rst为低有效,所有此时,对D触发器的输出Q端报出不定态问题。改进方法:intial

2017-07-05 11:14:40

formality 命令/变量的使用及各种设置

注意记录变量/命令使用过程中产生过歧义或使用不当以及比较重要的

2017-06-12 18:17:45

Formality Error/Debug

1、Formality在match过程中报timelimit一下内容均为运行match命令后打印的log:“Referencedesignisr:/WORK/kanas_top_v2Implementationdesignisr:/WORK/kanas_top_v2status:Checkingdesigns...

2017-05-25 10:49:30

Formality形式化验证脚本范本

1、验证带DFT网表:首先要disablescanlogic和Bist功能2、可以将所有的代码、网表,包括所有的子模块、顶层的全部读入,在read过程中针对top使用set_top,有关环境设置不急于读入,完成后,可以保存该阶段性为*.fss格式文件(下次restore_session该文件即可,库、网表、设计不需要重复读入)。脚本主要过程如下:source./variable.

2017-05-19 16:59:12

lib2db的方法与问题

1、直接启动dc_shell或dc_shell-t或dc_shell-gui,首先,运行命令:read_lib“lib文件”,若提示“write_libindc_shellisnotenable,pleasestartnewsessionanddoenable_write_db_modetoenableit”,可以退出dc_shell,采用启动lc_shell,重新

2017-05-18 11:11:53

Linux记录

1、操作带空格的文件eg:有一个SynopsysEDA的目录cdSynopsys\EDA即Synopsys\空格EDA

2017-05-12 09:42:19

design compiler——DC

Library1、technologylib由代工厂提供,不同代工厂、不同工艺制程而不同,涵盖设计规则约束、运行环境设置、线载模型等等。需要以*.db的格式读入dc。(但有时提供的事源代码形式的,可以使用dc将骑转化为db格式)2、targetlib:*.dbdc优化过程中,被映射到的techlib称为targetlib。即这部分包含内容是生成网表过程中用到的cel

2017-05-05 19:37:06

python学习记录

1、range和xrangeeg1:L=range(1,11)printL打印结果:[1,2,3,4,5,6,7,8.9.10]eg2:XL=xrange(1,11)printXL打印结果:xrange(1,11)说明:range(m,n)会生成一个list,而xrange(m,n)更像是一个变量赋值,不会被展开,但在使用上却跟list一

2017-04-25 15:41:31

C++时间延时控制

1、延时#include#includeusingnamespacestd;/*普通计数的方式进行延时,采用的是系统时间,并不一定是以秒为单位,eg:longwait=0;while(wait wait++;并不能确定具体延时多久。//------------------------------------------------------

2017-04-05 16:35:40

C++关于字符、字符串的总结

1、C++将C风格字符串视为地址。eg:charword[10];word=“Today”;word==“MATE”;解释:首先数组名代表的是数组的地址,其次,用引号扩起来的字符串常量表示的也是地址,所以,此次比较中,比较的是他们是否存储在相同的地址上,而不是两个字符串是否相同。应该使用C风格的字符串库中的比较函数strcmp()函数进行字符串的比较。2、关系运算

2017-04-05 16:33:28

C++指针、数组、字符串数组、cout几者关系说明

以小程序进行说明这几者之间的关系:#includeintmain(){charch_array[10]=“Today”;//最好在声明时即进行初始化intint_array[10]={1,2,3,4,5,6};//最好在声明时即进行初始化                                                       //int

2017-04-05 16:31:46

查看更多

勋章 我的勋章
  • 持之以恒
    持之以恒
    授予每个自然月内发布4篇或4篇以上原创或翻译IT博文的用户。不积跬步无以至千里,不积小流无以成江海,程序人生的精彩需要坚持不懈地积累!